ESD 保護ダイオードの手前 5mm が効かない理由

IEC 61000-4-2 の接触放電 8kV：規格が決めているのは先頭の ns だけ

ESD 耐性の試験規格 IEC 61000-4-2 は、静電気放電ガン（ESD ガン）で基板やコネクタの金属部に直接放電する「接触放電」と、空中を飛ばして放電する「気中放電」を規定しています。基板設計で効いてくるのは主に接触放電で、規格はその電流波形を先頭のピーク電流と立ち上がり時間で規定しています。

接触放電 8kV（レベル 4）では、初期ピーク電流 I_p ≒ 30A、立ち上がり時間 t_r = 0.7〜1ns です。電流はこのあと減衰しながら数十 ns 続きますが、TVS のクランプ電圧を超えるかどうか、TVS から GND までの経路のインダクタンスがどれだけ電圧を持ち上げるかを決めているのは、この最初の 1ns 未満です。

立ち上がり時間から di/dt（電流の変化率）を出すと、di/dt = I_p ÷ t_r = 30A ÷ (0.7〜1ns) ≒ 30〜43A/ns になります。この数字が、次の節でインダクタンスに掛け算する相手です。50/60Hz の商用電源や、8/20µs のサージ（IEC 61000-4-5）とは桁違いの速さで、基板上の 1mm のインダクタンスが無視できなくなる領域です。

TVS の分岐スタブと GND ビアが、クランプ電圧に上乗せする

TVS のデータシートにあるクランプ電圧 V_C は、TVS 自身の端子間で測った値です。これが IC のピンにそのまま届くとは限りません。まず、コネクタから TVS までの配線のインダクタンスは、IC の電圧を持ち上げません。ESD 電流から見ればそこは電流源側の直列インピーダンスで、IC に届く前の電流の立ち上がりを、むしろ少し鈍らせます。

IC のピンの電圧を持ち上げるのは、電流が GND に落ちる経路のインダクタンスです。具体的には、(a) 信号線から TVS へ分岐するスタブと、TVS 自身の GND 側（パッド → ビア → プレーン）。(b) IC がコネクタと TVS の間にある配置（TVS が IC より遠い）では、IC の分岐点から TVS までの配線。ESD 電流の大半（30A 級）はこの経路を通って GND に落ちるので、経路のインダクタンス L に V = L × di/dt がそのまま発生し、TVS 端子の電圧に足されて、IC のピン（分岐点）の電圧になります。目安は1nH/mm 程度で、ビア 1 本もこの範囲に入ります。

ビアのインダクタンス計算機で個々のビアの値を確認できますが、ESD の di/dt に対しては、インダクタンスの 1nH の違いがそのまま 30〜43V の違いです。数字を置きます。

スタブと GND 経路で 5mm 相当のインダクタンスがあるだけで、立ち上がりの速い個体（0.7ns）なら 200V を超えます。TVS のクランプ電圧が 20V 前後でも、IC のピンに実際に届く電圧はクランプ電圧＋上乗せ電圧で、5mm 相当で 170〜230V、10mm 相当で 320〜450V という計算になります。IC の絶対最大定格（多くは数 V）からすれば、TVS が仕事をしていても IC は定格を大きく超えた電圧に晒されます。タイトルの「手前 5mm」は、この電流が GND に落ちる手前の経路のことです。

この計算は理想化した目安です。実際には電流の分布や、IC 側の GND の取り方で数字は変わりますが、「TVS のクランプ電圧さえ低ければ、スタブや GND 経路の長さは関係ない」が成り立たないことを示すには十分です。

正しい配置：信号は TVS のパッドを「通過」する

• コネクタ → TVS → 保護対象の順に置く。TVS が IC より手前（コネクタ側）にあれば、ESD 電流は IC の分岐点に届く前に GND へ落ちます。順番が逆（コネクタ → IC → TVS）だと、IC の分岐点から TVS までの配線に大電流が流れ、そのインダクタンスが IC の電圧を持ち上げます。
• 分岐スタブではなく、信号がパッドを通過する配線にする。「配線は素通りさせ、TVS を横から生やす」配置（T 字のスタブ）は、スタブぶんの配線が丸ごと表 1 のインダクタンスになります。TVS の 2 つのパッドの間を信号が通る配置なら、スタブそのものがなくなり、残るのは TVS の GND 側の経路だけです。
• TVS の GND は最短でプレーンへ。これが最優先。ESD 電流のほぼ全部が、TVS のアノード（GND 側）からプレーンまでの経路を通ります。ここが IC の電圧を持ち上げる主役です。GND 側のビアをパッドに密着させ、可能ならパッドの直下（ビア・イン・パッド）に置きます。信号側のスタブを詰めても、GND 側が長いままでは上乗せ電圧は減りません。
• コネクタ〜TVS 間の配線は、多少長くても IC の電圧を上げない。電流源側の直列インピーダンスにすぎないからです。信号品質（インピーダンス整合）の面では適切な長さにすべきですが、ESD の観点で優先するのは、スタブと GND 側の経路です。

クランプ電圧と IC の絶対最大定格・内蔵 ESD 構造の比較

多くの IC の絶対最大定格は VDD ± 0.3〜0.5V、または数 V の範囲に収まっています。表 1 の上乗せ電圧（スタブ＋GND 経路で 5mm 相当なら 150〜214V）は、これらの定格の 2〜3 桁上です。TVS がクランプしているにもかかわらず IC が壊れる、あるいは初回では壊れず後日不安定になる（酸化膜の劣化が進む）という事例の多くは、この上乗せぶんが定格を超えていることが原因です。

IC 自身にも VDD・GND への保護ダイオードが内蔵されていますが、これは「TVS が働かなかったときの最後の砦」であって、システムレベルの ESD（IEC 61000-4-2）を単独で受ける設計にはなっていません。IC の ESD 耐性は、コンポーネントレベルの試験（HBM・CDM）を基準に決まっており、その試験電流はシステムレベルの ESD よりずっと小さいものです。

目安として、HBM 試験（ANSI/ESDA/JEDEC JS-001）の等価回路は 100pF を 1.5kΩ 経由で放電するもので、2kV でもピーク電流は 2000V ÷ 1500Ω ≒ 1.33A、立ち上がりは 2〜10ns です。これに対して IEC 61000-4-2 の 8kV 接触放電はピーク 30A、立ち上がり 1ns 未満。ピーク電流で 20 倍以上、立ち上がりの速さでも数倍あり、IC 単体の耐性の外側にある電流を TVS が肩代わりする、という関係になっています。TVS の役目は「クランプ電圧を下げる」ことより先に、「大電流を IC の外で GND に逃がす」ことです。

TVS の動的抵抗と TLP データの読み方

TVS のクランプ電圧は電流によらず一定ではありません。データシートのグラフや TLP（Transmission Line Pulse）試験の I-V 特性を見ると、降伏電圧 V_BR を超えたところから電流に比例して電圧が上がる直線区間があります。この直線の傾きが動的抵抗 R_dyn で、クランプ電圧はV_C = V_BR + R_dyn × I と表せます。

TLP 試験（ANSI/ESDA STM5.5.1 に規定）は、ns オーダーの短いパルスを段階的に大きくしながら流し、そのつど電圧と電流を記録して I-V カーブを描く手法です。ESD の速さ（ns オーダー）に近い条件で特性を取れるので、8/20µs のサージ試験や DC の特性だけでは見えない、ESD 領域での本当のクランプ電圧・動的抵抗がわかります。データシートに「クランプ電圧 @ I_PP」の形で複数電流の値が載っている場合、その傾きから R_dyn を逆算できます。

動的抵抗が 0.3〜1Ω 程度の TVS でも、30A が流れればR_dyn × I = 9〜30V がクランプ電圧に上乗せされます。これは表 1 のスタブ・GND 経路由来の上乗せとは別物で、両方が足し合わさって IC のピンに届きます。TVS を選ぶときは、V_BR の低さだけでなく、大電流でのクランプ電圧（R_dyn の小ささ）も見てください。

IC 側の直列抵抗で、電流を分担させる

TVS を最短で配置しても、上乗せ電圧をゼロにはできません。そこで、TVS と IC のピンのあいだに直列抵抗 R_s（10〜33Ω が目安）を入れて、TVS が導通したあとに IC へ流れ込む残留電流を絞る設計がよく使われます。

TVS 端子のノード電圧を V_node（クランプ電圧＋スタブ・GND 経路の上乗せ）、IC の内蔵保護ダイオードの順方向電圧を V_f ≒ 0.8V とすると、IC 側に流れる電流はおおよそI_IC = (V_node − V_f) ÷ R_s です。V_node = 20V として計算すると、R_s = 10Ω で 1.9A、22Ω で 0.9A、33Ω で 0.6A、100Ω で 0.2A まで絞れます。R_s を大きくするほど IC の内蔵ダイオードが受け持つ電流は減りますが、通常動作での信号劣化（立ち上がりの鈍化、電圧降下）とのトレードオフになるので、信号の許容範囲で決めます。

この直列抵抗は「TVS の代わり」ではなく、TVS が受け持ちきれなかった残りを、IC の内蔵構造が壊れない電流まで絞る役目です。TVS（低い動的抵抗で GND へ）と R_s（IC への電流を制限）の 2 段構えにすることで、TVS 単体よりも IC に届く電流のピークを大きく減らせます。高速信号のラインでは R_s がそのまま伝送線路のインピーダンスを乱すので、値と位置は信号のシミュレーションか実測で確認してください。

容量と信号速度：USB・HDMI で許される TVS の容量

TVS は信号ラインに対しては GND への並列容量そのものでもあります。この容量が信号帯域を削り、反射（リターンロス）を悪化させ、アイパターンを閉じさせます。許容できる容量は信号速度で大きく変わり、一般的な目安として、USB 2.0 HS（480Mbps）向けでは 1pF 以下、USB 3.x や HDMI の高速レーン向けでは 0.3pF 以下が使われます。低速の信号（UART、I2C、電源ラインなど）では数十〜数百 pF でも問題になりません。

容量が効いてくる周波数を見ます。ドライバ側と受信側がそれぞれ 50Ω で終端された線路の途中に、シャント容量 C が入ると、容量から見た抵抗は両側の 50Ω の並列で 25Ω です。−3dB のコーナー周波数はf = 1 ÷ (2π × 25Ω × C)。C = 1pF なら約 6.4GHz、C = 0.3pF なら約 21GHz です。USB 2.0 HS のエッジは 500ps 前後（帯域はおよそ 0.35 ÷ 500ps ≒ 700MHz）なので、1pF でもコーナー周波数よりかなり低く、帯域が削れる心配は小さいと言えます。

それでも USB 3.x や HDMI の高速レーンで容量が厳しく扱われるのには理由があります。第一に、これらの規格はリターンロス（反射）の上限を、−3dB のコーナーよりずっと低い周波数から規定していて、小さな容量でもマスクの余裕を食います。第二に、実装では TVS のパッケージ、パッド、ビアの寄生容量が接合容量に足されるので、線路に見える容量はデータシートの値より大きくなります。第三に、数 Gbps のアイマージンは数十 mV・数 ps しかなく、コーナーよりずっと手前の小さな反射でも積み重なると余裕を使い切ります。

高速レーンの TVS を選ぶときは、クランプ電圧や耐サージ電流だけでなく、データシートの容量値を信号速度に対して確認することが要ります。低容量をうたう ESD 保護素子（ダイオードアレイ）は、クランプ性能を多少犠牲にして容量を下げているものもあるので、信号速度に対してオーバースペックな低容量品を選ぶ必要はありません。

実機で引っかかるところ

• TVS はあるのに ESD ガンを当てると再起動する。TVS のデータシートのクランプ電圧だけを見て「規格内だから大丈夫」と判断した設計でよく起きます。分岐スタブの長さと GND ビアの位置を測り、表 1 の目安で上乗せ電圧を見積もってください。5mm 相当以上あれば、まず配置を疑います。コネクタ〜TVS 間の配線長は原因ではありません。
• 基板の別リビジョンで急に ESD 耐性が落ちた。部品配置は変えていなくても、TVS の GND ビアがパッドから離れた、1 本から共有パターンに変わった、スタブが延びた、といった変更が原因になります。ガーバーで TVS の GND 経路とスタブの実長を確認します。
• TVS を追加したのに症状が変わらない。TVS がスタブで生えていて、信号はスタブの根元を素通りしている配置が典型です。信号経路の上に TVS のパッドが乗っているか、レイアウトを平面図で追ってください。
• 高速信号ポートだけ ESD 保護が甘い。USB 3.x や HDMI のレーンに、汎用の数 pF〜十数 pF の TVS を付けると、ESD は改善してもアイが閉じて通信が不安定になります。容量を確認し、低容量品に替えるか、レーンごとに個別最適化します。
• 確かめ方。ガーバーとフットプリントから、信号線の分岐点 → TVS パッド → GND ビア → プレーンの実長を測ります。TLP 装置があれば実機の配線を含めた I-V 特性を取れますが、なければ表 1 の目安で概算し、余裕がなければ配置を先に見直してから部品を替えます。