ビア・スルーホール関連

なぜビアのインダクタンスが問題になるのか

デカップリングコンデンサの効きは、コンデンサ本体の ESL だけでは決まりません。パッド → ビア → 内層の電源／GND 面までの経路すべてのインダクタンスが直列に入ります。

1.6mm 厚の基板を貫通するビアは約 1.3nH です。0402 のコンデンサの ESL が 0.5nH 程度であることを考えると、ビア 2 本（電源側と GND 側）で本体の 5 倍以上のインダクタンスが付くことになります。コンデンサを高価な低 ESL 品に変えても、ビアの引き回しが悪ければ意味がありません。

共振周波数への効き方

コンデンサが容量として働くのは自己共振周波数までで、それより上は誘導性になります。合計インダクタンスを L、容量を C とすると共振周波数は f = 1/(2π√(LC)) です。

100nF のコンデンサ単体（ESL 0.5nH）なら約 22MHz。ここにビア 2 本ぶんの 2.6nH が加わって 3.1nH になると、約 9MHz まで下がります。狙っていた帯域の 3 分の 1 です。

インダクタンスを減らす一番効く手はビアを短くすることです。式のとおり L は高さにほぼ比例します。電源／GND 面を表層の近くに置くスタックアップにすれば、それだけで効果があります。

典型的な値

ビア同士の相互インダクタンス

この計算機が出すのはビア1本ぶんの自己インダクタンスです。実際の電源経路には電源側とGND側の少なくとも2本のビアがあり、電流はこの2本をペアにしたループとして流れます。近接した2本のビアの間には磁気的な結合（相互インダクタンス M）が生じるため、ループ全体のインダクタンスは自己インダクタンスの単純な合計にはなりません。

電流の向きによって効き方が逆になる点に注意してください。電源ビアとGNDビアのように、行きと帰りで電流が逆向きに流れるペア（ループ）では、2本を近づけるほど M が大きくなり、打ち消し合いが強く働いてループインダクタンスが下がります。デカップリングコンデンサのビアを電源・GNDともに最短・最近接で配置すべき理由はここにあります。

一方、同じ電源ネットのビアを本数だけ増やして並列にする場合（同じ向きに電流が流れるペア）は逆に働きます。近づけるほど M が加算方向に効き、単純に本数で割った理想値（2本で半分など）まで下がりません。前節で触れた「2本にしても半分にはならない、効かせるには離して配置する必要がある」現象はこちらのケースです。

同じ電流が流れるビア同士は離し、行きと帰りが逆向きのペアは近づける――これが相互インダクタンスをうまく使う原則です。パスコンの配置では特に後者が重要で、電源ビアだけでなくGNDビアの位置・本数にも同じだけ気を配ってください。

減らすための手

• ビアを短くする。電源／GND 面を表層直下に置く。これが最も効きます。
• ビアを増やす。ただし 2 本にしても半分にはなりません。近接したビアは磁気的に結合するため、実際は 6〜7 割にしかなりません。効かせるには離して配置する必要があります。
• パッドからビアまでの配線をなくす。パッド内にビアを置く（ビアインパッド）か、パッドに直付けします。0.5mm の引き出し配線でも 0.3nH 前後増えます。
• 電源とGNDのビアを近づける。往復の電流が逆向きに流れるので、近いほど磁束が打ち消し合ってループインダクタンスが下がります。
• パスコンではGNDビアの位置と本数を電源ビアと同格で扱う。電源側だけビアを増やしてGND側を1本のまま放置すると、GND側のインダクタンスがボトルネックになり、電源側の対策が生きません。GNDビアは電源ビアの直近かつ複数本を基本にし、まとまったGNDプレーンへ最短で落とします。

よくある失敗

• コンデンサの ESL だけ見て選定する。実装後のインダクタンスはビアと配線で決まります。データシートの ESL 0.3nH と 0.5nH の差は、ビア 1.3nH の前では誤差です。
• 「とりあえずビアを2本」で済ませる。結合があるので効果は限定的です。本当に効かせたいなら間隔を空けるか、そもそもビアを短くします。
• 寄生容量を無視する。高速差動信号では、ビアの容量がインピーダンスの落ち込みとして見えます。10Gbps を超えると、使わないランド（スタブ）を削るバックドリルが必要になることがあります。