比誘電率から基板上での伝搬速度

計算していること

真空中の光速 c を、基板の誘電体で満たされた空間での速度に落とした値です。誘電率が高い材料ほど電磁波は遅く進むので、伝搬遅延 t_pd は √εr に比例して増えます。

出力は2種類あります。ps/mm は「1mm 進むのに何 ps かかるか」で、等長配線やタイミングバジェットで使います。mm/ps はその逆数で、「この時間差は何 mm 相当か」を暗算するときに便利です。

適用範囲と注意

• この式が素直に当てはまるのは内層（ストリップライン）です。配線の上下が同じ誘電体で囲まれているため、実効誘電率がそのまま εr になります。
• 表層（マイクロストリップ）は当てはまりません。配線の上が空気（εr = 1）なので実効誘電率が下がり、内層より 10〜15% ほど速く進みます。表層の遅延が要る場合はパターン長を遅延時間に変換を使ってください。こちらは表層・内層の両方を出します。
• εr は周波数によって変わります（誘電分散）。FR-4 は 1MHz で 4.6〜4.8、1GHz では 4.2〜4.4 程度まで下がります。データシートの εr がどの周波数で測った値かを必ず確認してください。
• ガラスクロスの織り目に対して配線がどこを通るかでも局所的に εr が変わります（グラスウィーブ効果）。10Gbps を超える差動ペアでは、これがスキューとして無視できなくなります。

代表的な基板材料の値

現場の暗算では「FR-4 の内層はだいたい 7 ps/mm、表層は 6 ps/mm」と覚えておくと、レビュー中に配線長を見て遅延をすぐ見積もれます。

計算例：DDR のアドレス線の許容スキュー

1. 基板は標準的な FR-4 で、スタックアップ表の比誘電率は εr = 4.3。
2. この計算機に 4.3 を入れると 6.912 ps/mm。
3. タイミングバジェットから、アドレス線間に許されるスキューが 50ps だったとする。
4. 50 ps ÷ 6.912 ps/mm = 約 7.2mm。これが配線長の許容差になる。
5. 実際にはビアの遅延やパッケージ内配線の差も食うので、基板側の目標は半分の ±3mm 程度に置いておくと安全。

よくある失敗

• 表層と内層が混ざった配線を、長さだけで等長にしてしまう。速度が違うので、長さを揃えても時間は揃いません。層を跨ぐ配線は必ず時間（ps）で揃えます。
• データシートの εr を無条件に使う。低い周波数で測った大きめの値を使うと遅延を過大評価し、必要のない蛇行配線を増やすことになります。
• ビアの遅延を無視する。1.6mm 厚の基板を貫通するビアは 10ps 前後の遅延を持ちます。層変更が多い配線では効いてきます。
• 製造ロットによる εr のばらつきを見ない。同じ FR-4 でもメーカ・ロットで ±5% 程度は動きます。遅延にすると ±2.5% です。