特性インピーダンス 表層(マイクロストリップ線路)

表層配線の特性インピーダンスの計算機です。 高速信号は実効誘電率が低い(=損失や遅延が少ない)表層配線が推奨されます。 シングル50Ω:DDRのデータバス、DDRのアドレスバス 差動75Ω:アナログビデオ信号 差動85Ω:USB、PCI Express 差動90Ω:DDRのDQS、DDRのクロック 差動100Ω:Ether、MDII、LVDS、MIPI

特性インピーダンス 表層(マイクロストリップ線路)の説明図
mm
mm
mm

SI接頭辞可(4k7 / 1M / 10m / 220)。大文字M=メガ、小文字m=ミリ

シングルエンド
49.13Ω
差動
91.34Ω
詳細設定 — 銅箔厚さ・基板の比誘電率
mm
εr

補足情報

実効誘電率 εeff
2.71
0.475 × εr + 0.67
伝搬遅延
5.49 ps/mm
等長配線の長さ換算に使う
単位長あたり容量
0.112 pF/mm
TD / Z0
単位長あたりインダクタンス
0.27 nH/mm
TD × Z0

1 ns の遅延差は 182 mm の配線長差に相当します(等長配線の目安)。
基板製造の公差±10%を見込むと、シングルエンドは 44.22 〜 54.04 Ω の範囲に入ります。

計算履歴
入力欄で Enter を押すと、その時点の値がここに残ります。

計算式

Z0(シングル): (60/√εeff) × ln(4h/(0.67π×(0.8W+T)))
Zdiff(差動): 2×Z0 × (1−0.48×exp(−0.96×S/h))
εeff ≈ 0.475×εr + 0.67

設計のポイント

高速ディジタル信号やRF信号の伝送線路は特性インピーダンスを規定値に合わせる必要があります。不整合があると信号の反射が生じ、エラーや誤動作の原因となります。

主要インターフェースの標準インピーダンス:
• シングル50Ω:DDRデータ/アドレスバス、SPI
• 差動75Ω:アナログビデオ(SDI)
• 差動85Ω:USB 2.0、PCI Express
• 差動90Ω:DDR DQS・クロック
• 差動100Ω:GbE、LVDS、MIPI

基板製造の公差は通常±10%です。設計値はこの計算機で確認し、基板メーカに製造仕様として提出してください。

こんなときに使います

基板メーカにインピーダンス制御を依頼する前に、手元のスタックアップで狙いの 50Ω / 差動 100Ω が現実的に引けるかを確かめる場面で使います。線幅を先に決めてしまってから「その厚みでは無理です」と言われるのを避けるための、最初のあたりをつける計算です。

適用範囲

  • 表層(マイクロストリップ)専用です。配線の下に1枚だけ基準面がある構造を想定しています。上下を基準面に挟まれた内層(ストリップライン)には使えません。
  • IPC-2141 の近似式です。w/h が 0.1〜3.0 程度、εr が 1〜15 程度の範囲で数%の精度があります。極端に細い/太い配線では誤差が広がります。
  • ソルダーレジストを考慮していません。レジストが乗ると実効誘電率が上がり、実際のインピーダンスは 1〜3Ω 下がります。レジストのない部分と乗る部分で値が変わる点にも注意してください。
  • エッチング後の台形断面を考慮していません。実際の配線は上面が下面より細くなります(エッチファクタ)。これも数%の誤差要因です。

最終的な線幅は必ず基板メーカのフィールドソルバで確定させてください。この計算機は「その厚みでその線幅なら、だいたいこのくらい」を掴むためのものです。製造公差は ±10% が一般的で、±5% を求めると価格が上がります。

FR-4(εr = 4.3、銅箔 35µm)で 50Ω を狙う線幅

差動は配線間隔 s を線幅 w と同じにした場合。実際の値は計算機で確認してください。
誘電体厚み h線幅 wシングルエンド差動(s = w)
0.1mm0.12mm約 55Ω約 94Ω
0.1mm0.14mm約 51Ω約 89Ω
0.1mm0.16mm約 47Ω約 85Ω
0.2mm0.25mm約 59Ω約 101Ω
0.2mm0.30mm約 53Ω約 95Ω
0.2mm0.35mm約 49Ω約 88Ω

差動 100Ω は配線間隔 s を広げることで上がります。s を w の 2 倍程度まで離すと結合が弱まり、差動インピーダンスはシングルエンドの 2 倍に近づきます。

設計の勘所

  • 誘電体厚みが効く。インピーダンスは h に対しておよそ対数で効きます。50Ω を確保したいのに h が薄すぎると、線幅を細くしても足りず、そもそも実現できないことがあります。スタックアップを決める段階で確認してください。
  • 基準面は必ず連続させる。配線の真下にスリットや分割があると、この式の前提(一様な基準面)が崩れます。インピーダンスが跳ね上がり、リターン電流が迂回して EMI 源になります。
  • 差動は「間隔」で決まる。差動インピーダンスは各配線のシングルエンド値と、ペア間の結合で決まります。ペアの間隔を配線の途中で変えると、その場所でインピーダンスが変わります。
  • 銅箔厚も効く。2oz(70µm)にすると断面が増え、同じ線幅でインピーダンスは 2〜4Ω 下がります。電源層と信号層で銅箔厚が違う場合は取り違えないでください。

よくある質問

計算値と基板メーカの値が数Ωずれます。どちらが正しいですか?
基板メーカの値です。メーカは実際のスタックアップ、樹脂とガラスの比率、レジスト、エッチファクタまで含めた 2D フィールドソルバで計算しています。この計算機は近似式なので、レジストとエッチングを見ていないぶん数%高めに出ます。
差動 100Ω にするには間隔をどれだけ離せばいいですか?
シングルエンドを 50Ω 強に合わせたうえで、間隔 s を線幅 w の 1.5〜2 倍にするあたりが出発点です。ただしペアを離すとコモンモードノイズに弱くなるので、離しすぎも良くありません。この計算機で s を振ってみて、100Ω に届く最小の間隔を選んでください。
インピーダンス制御を頼むと費用はどれくらい上がりますか?
製造公差 ±10% なら追加費用は小さく、テストクーポンの実測レポートを付けてもらう程度です。±5% を求めると material の選別や工程管理が必要になり、目に見えて上がります。まず ±10% で成立する設計にしておくのが基本です。
ソルダーレジストはどのくらい影響しますか?
配線の上に 20〜30µm 乗ると、実効誘電率が上がってインピーダンスが 1〜3Ω 下がります。狙いが 50Ω なら、レジストありの条件で 50Ω になるよう基板メーカ側で線幅を決めてもらってください。

参考にした規格・資料

  • IPC-2141A — この計算機が使っている近似式の出典。適用範囲もここに書かれています。
  • IPC-2221B — 一般的な基板設計規格。導体幅・間隔の基本。
  • IPC-6012 — 基板の性能仕様。インピーダンス制御基板の公差の考え方。

最終更新: 2026-08-29