配線容量の計算

基板パターンの寄生容量を求めます。 内層配線(ストリップライン)が上下のグランド層との間に持つ容量成分です。上側・下側それぞれのGNDまでの距離を別々に指定できます。

配線容量の計算の説明図
mm
mm
mm
mm
εr
配線容量(内層)
1.81pF
計算履歴
入力欄で Enter を押すと、その時点の値がここに残ります。

計算式

配線容量(内層): C = εr × L × (0.441 + W/4h₁ + W/4h₂) / (30×π×0.3) [pF]
(W:線幅、L:長さ、h₁:上側GNDまでの距離、h₂:下側GNDまでの距離)
h₁ = h₂ = h のときは C = εr × L × (0.441 + W/2h) / (30×π×0.3) と同じです。

設計のポイント

PCBの内層配線(ストリップライン)は上下のグランド層との間に寄生容量を持ちます。この容量が信号の立ち上がりを鈍らせ、高速信号の劣化要因になります。

上下のGNDまでの距離が違う場合(オフセットストリップライン)は、近いほうのGNDが容量の大半を決めます。層構成が非対称な基板では、片側だけ薄いプリプレグになっていないか確認してください。

設計上の影響:
• 寄生容量が大きいほど立ち上がり時間が長くなる
• ドライバの出力インピーダンスと組み合わせてRCフィルタを形成
• 高速バスでは容量性ロードとして帯域幅を制限する

寄生容量を減らす方法:線幅を細くする、GNDまでの距離を離す、比誘電率の低い基板材料を使う

こんなときに使います

高インピーダンスのノードで配線そのものが持つ容量が効いてしまう場面――フィードバックの分圧点、アナログの高抵抗入力、水晶発振子の周り、静電容量式タッチのセンサ配線――で使います。数 pF が動作を変えるところでは、配線容量は無視できません。

何を計算しているか

内層配線(ストリップライン)が上下の基準面に対して持つ容量です。上側 GND までの距離と下側 GND までの距離を別々に入れられるので、非対称なスタックアップにも使えます。

配線を平行平板コンデンサとみなした項に、配線の端の電界(フリンジング)を足した形になっています。線幅が基準面までの距離に対して細いときは、このフリンジングの寄与が支配的になります。

効いてくる場所

  • スイッチング電源のフィードバック分圧点。分圧抵抗が数百 kΩ だと、数 pF の配線容量で位相が回って発振します。FB ピンの配線は最短にし、下に GND ベタを敷かないのが定石です。
  • 水晶発振子の負荷容量。指定の負荷容量に対して、配線容量が数 pF 乗ると発振周波数がずれます。ppm 精度が要るなら配線容量まで含めて負荷容量を計算します。
  • アナログの高抵抗入力。1MΩ の入力に 5pF が付くと時定数は 5µs。サンプリングが速いと追従できません。
  • リセットやブート設定のピン。プルアップが 100kΩ で配線が長いと、立ち上がりが鈍って起動時のラッチに間に合わないことがあります。

計算例:フィードバック配線

  1. 線幅 0.2mm、長さ 50mm の内層配線。上下の GND までがそれぞれ 0.1mm、εr = 4.3。
  2. この計算機で 約 11 pF。
  3. フィードバックの分圧抵抗が上側 470kΩ・下側 100kΩ なら、FB ピンから見た等価抵抗は約 82kΩ。
  4. 時定数は 82kΩ × 11pF ≈ 0.9µs、極は約 176kHz。
  5. スイッチング周波数 500kHz のループ帯域を 50kHz に置きたいとすると、この極は無視できない位置にある。配線を 10mm まで短くすれば容量は 1/5 になり、極は 880kHz まで逃げる。

積極的に使う:基板でコンデンサを作る(プレーン容量)

配線容量は基本的に避けたい寄生成分ですが、電源とGNDのベタ面をわざと近づけて対向させると、基板そのものを分布定数のコンデンサとして使えます。「プレーンキャパシタンス」「エンベデッドキャパシタンス」と呼ばれる手法で、部品を1個も増やさずに得られる容量として、電源デカップリングやRFの結合容量に使われます。

この計算機はそのまま使えます。線幅 W と長さ L にプレーンのおおよその寸法を入れてください。W が基準面までの距離 h に対して十分広いと、式の 0.441(フリンジング項)は相対的に無視できるほど小さくなり、平行平板コンデンサの近似に収束します。たとえば 20mm角のベタ対ベタ(コア厚 0.1mm、εr = 4.3)をこの計算機に入れると約305pF。0.1µFのセラコン1個ぶんを得ようとすると数百cm²の面積が必要になり、現実的ではありません。

セラミックコンデンサに比べて得られる容量は桁違いに小さい一方、次の点で勝ります。
• 寄生インダクタンスがほぼゼロ。部品のリード線・パッド・ビアを経由しないため、面が続く限り分布的に効き、ディスクリートのコンデンサが持つ ESL による自己共振(ビア・スルーホール関連参照)が原理的に存在しません。理論上はGHz帯まで容量として振る舞います。
• 耐電圧を稼ぎやすい。FR-4コア材は0.1mm厚でも絶縁破壊電圧が数kVあり、同サイズのセラコンの定格電圧(数十V)よりはるかに高い耐圧を追加部品なしで得られます。
• 高周波での結合・分離に向く。低ESLゆえ、ディスクリートコンデンサのESLが効き始める数百MHz以上の帯域でも容量として機能し続けます。

面積あたりの容量を上げたいときは、コア材を薄くする(0.1mm→0.05mmで容量はほぼ倍)か、市販の「埋め込み容量材」(3M C-Ply、Oak-Mitsui FaradFlexなど、誘電体厚み数十µm・比誘電率10〜20程度)を使います。標準的なFR-4コアに比べて面積あたり1桁以上の容量が得られますが、積層コストと入手性、インピーダンス設計への影響がトレードオフになるため、基板メーカと事前にすり合わせてください。

よくある失敗

  • センシティブなノードの下に GND ベタを敷いてしまう。ノイズ対策のつもりで敷いた面が、そのまま容量になります。フィードバックや高抵抗ノードの下は、意図的に面を抜くほうが良い場合があります。
  • ビアとパッドの容量を数えない。ビア 1 個で 0.3〜0.5pF、部品パッドで 0.5〜1pF 程度あります。配線が短くてもこれらが積み上がります。
  • 隣接配線との結合を忘れる。この計算機は基準面に対する容量だけを出します。すぐ隣を並走する配線があると、そちらとの結合容量も加わり、クロストークの経路にもなります。

よくある質問

表層配線でも使えますか?
この計算機は上下に基準面がある内層を前提にしています。表層の場合は片側を基準面なし(距離を非常に大きい値)として近似できますが、上が空気になるぶん実際の値はやや小さくなります。表層のおおまかな見積もりにはパターン抵抗・発熱・インダクタンス・寄生容量の寄生容量のほうが向いています。
配線容量を減らすにはどうすればいいですか?
順に、配線を短くする、線幅を細くする、基準面までの距離を離す(その層を避ける)、下の面を抜く、です。効果が大きいのは長さで、これは長さに比例します。
水晶発振子の負荷容量はどう計算しますか?
CL = (C1 × C2)/(C1 + C2) + Cstray です。Cstray に配線容量と IC の入力容量が入ります。基板の配線容量は片側 2〜5pF になることが多く、指定 CL が 8pF のような小さい値のときは無視できません。外付けコンデンサの値をその分だけ小さくします。
基板をコンデンサとして使う設計はどんな場面で有効ですか?
ディスクリートのデカップリングコンデンサがESLで効かなくなる数百MHz〜GHz帯のノイズ対策、高耐圧が必要なACカップリング、部品を置く余地がない配線に多少の容量を持たせたい場面などに向きます。現実的なのは数十pF〜数百pF程度で、µFオーダーが必要な電源の平滑用途には向きません。

参考にした規格・資料

  • IPC-2141A — ストリップラインの容量とインピーダンス。
  • IPC-2221B — 一般設計規格。層構成と配線の基本。

最終更新: 2026-08-30