0〜12Vを3.3V ADCで読む：分圧比・誤差・取得時間を順に決める
分圧比が合うだけでは、ADCの入力回路は完成しません。0〜12Vのゆっくり変わる信号を3.3V系のADCで読む例で、上限電圧、静的な誤差、サンプリング時の応答を別々に確認します。
1. 測る範囲と、まだ決まっていない条件
信号源は0〜12V、上限には+5%を見込み12.6Vとします。ADCは3.3Vを公称の基準電圧・フルスケールとして扱い、12bitの取得時間を計算例に使います。信号源の出力抵抗は、この例ではゼロです。実際に有限なら上側抵抗に加えて再計算します。
実部品ではADCの入力範囲、基準電圧の下限、電源断時を含む絶対最大定格、注入電流、入力リーク、取得時間を別に確認します。ここでは12.6Vまでの通常入力を設計します。サージや誤配線を含む保護、必要帯域、変換速度、総合精度は未確定の要求であり、この分圧器だけで満たしたとはしません。
2. 33kΩ / 10kΩで上限を確認する
上側をRT = 33kΩ、下側をRB = 10kΩとし、両方とも許容差±1%とします。無負荷ではVout = VinRB/(RT+RB)。12Vで2.79070V、入力上限12.6Vでは2.93023Vです。
最大出力は上側が−1%の32.67kΩ、下側が+1%の10.10kΩのときです。最小出力はその逆になります。公称比だけでなく、この組合せで入力余裕を判断します。
| 条件 | 上側 / 下側 | 出力 |
|---|---|---|
| 出力最小 | 33.33kΩ / 9.90kΩ | 2.88550V |
| 公称 | 33.00kΩ / 10.00kΩ | 2.93023V |
| 出力最大 | 32.67kΩ / 10.10kΩ | 2.97545V |
最大2.97545Vは公称3.3Vより約325mV低い値です。この差は、ADCの基準電圧下限や入力範囲を照合して初めて余裕と判断できます。電源が切れたADCへ信号が入る状態の保護まで示す値ではありません。
3. 直流負荷はテブナン等価回路で見る
出力から見た等価抵抗はRTH = 33kΩ || 10kΩ = 7.67442kΩです。入力12Vでの無負荷電圧2.79070Vを電圧源とし、その直列にRTHがあると考えれば、負荷の影響を分けて計算できます。
たとえば出力に1MΩの静的な抵抗負荷を仮定すると、Vloaded = 2.79070 × 1M/(1M+7.67442k) = 2.76944V。無負荷から約21.25mV、0.762%下がります。これは有限負荷の説明例で、SAR ADCを常時1MΩの抵抗とみなすモデルではありません。
別の条件として、抵抗負荷がなく、ADC入力のリーク電流だけを±100nAと仮定すると、誤差の大きさはIleakRTH = 0.76744mVです。リークの向きで上にも下にも動きます。この値は1MΩ負荷の計算と別の例です。実設計の上限値は対象ADCの温度条件を含む仕様から取ります。
4. サンプリングの取得時間を、理想RCで一度だけ見積もる
ここでは説明専用に、サンプリング容量CS = 20pF、スイッチ抵抗ゼロ、外付けコンデンサなし、一定のRTHという理想モデルを置きます。フルスケールのステップに対して12bitの1/2LSB以内へ収束させるなら、残差比は1/8192以下で、t ≥ ln(8192)RTHCSです。
時定数は7.67442kΩ × 20pF = 153.49ns、必要時間は約1.383µsです。これは信号源と分圧器から理想容量を充電する計算です。20pFや取得条件は特定のADCの仕様を示しません。Microchipの取得時間の解説と、選定部品のデータシートを使って実際の条件に置き換えます。
この1.383µsを、そのままADCの必要取得時間や外付けRCの整定保証に使わないでください。実際は内部スイッチ抵抗、容量の接続状態、前チャネルの電圧、キックバック、外付け容量、ドライバの応答などが関わります。Analog DevicesのSAR ADC入力設計解説は、取得と入力RCの検討を区別するうえで参考になります。
5. 抵抗を10分の1にする代案
同じ比率の3.3kΩ / 1kΩにすれば、公称の分圧比と±1%による比率誤差は変わりません。等価抵抗は767.44Ωになり、同じ理想20pFモデルでは取得時間も約0.1383µsへ下がります。一方、12Vでの分圧電流は0.2791mAから2.7907mAに増えます。
| 項目 | 33kΩ / 10kΩ | 3.3kΩ / 1kΩ |
|---|---|---|
| 12V時の分圧電流 | 0.2791mA | 2.7907mA |
| 等価抵抗 R_TH | 7.6744kΩ | 767.44Ω |
| ±100nAリークによる誤差（他の負荷なし） | ±0.7674mV | ±0.07674mV |
| 理想20pF・12bitの1/2LSB取得時間 | 1.383µs | 0.1383µs |
低抵抗化は消費電流と信号源の負担を増やします。高い入力抵抗と短い取得時間の両方が必要ならバッファも候補ですが、入力範囲、出力振幅、容量負荷の安定性、消費電流、オフセットを追加して評価します。外付け容量の追加も、単に大きければよいとは決められません。
6. この回路を採用するための確認順
33kΩ / 10kΩは、この通常入力上限の計算では公称3.3Vに収まる候補です。採否を決める次の情報は、対象ADCの入力仕様・取得設定と、必要精度です。±1%抵抗の比率誤差にADC基準、ゲイン、オフセット、リークなどを加えず、「12bitだから高精度」とは判断しません。
- 入力上下限、異常時・電源断時の状態、必要精度と帯域を決める。
- 抵抗許容差の端点で通常入力の最大・最小出力を計算する。
- 信号源抵抗と静的な負荷・リークを含め、誤差の向きを整理する。
- 対象ADCの入力モデルと取得時間を使い、変換速度・チャネル切替を含めて評価する。
- 試作で入力端点と途中の電圧を確認し、取得時間やチャネル順を変えた結果も比べる。
続けて確認する
抵抗分圧計算機で自分の比率を求め、抵抗許容差と負荷の誤差で静的な収支を詰めます。外付けRCやチャネル切替を扱う場合はADCの入力RCとキックバックへ進み、RCカットオフ計算機の帯域計算と取得時間の検討を併せて行います。
12V±5%・33kΩ/10kΩ・各±1%を入力した計算機を開く。これは抵抗分圧の静的な条件の引継ぎです。サンプリング容量や取得時間、ADCの絶対最大定格は別に確認します。
よくある質問
分圧出力が3.3V以下なら、どのADCにもつなげられますか？
1.383µs以上に設定すれば精度は保証されますか？
参考にした規格・資料
- Microchip, Analog-to-Digital Converter (ADC) Acquisition Time — 取得時間の定義と、サンプリング容量への充電に関わる入力回路の説明。
- Analog Devices, Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter — SAR ADCの入力RC、ドライバ、取得・整定の設計上の考慮点。本文の20pFは独立した理想計算の仮定です。