ビアのインダクタンスが、デカップリングを鈍らせる

コンデンサは、ある周波数から上でインダクタになる

コンデンサには、電極と端子による直列インダクタンス ESL があります。容量 C と ESL の直列共振周波数 f = 1 ÷ (2π√(L·C)) より上では、インピーダンスは周波数に比例して増え、コンデンサとして働きません。ESL は 1608（0603）の積層セラミックで 0.5〜0.7nH、1005（0402）で 0.4〜0.5nH 程度です。

0.1µF で ESL 0.5nH なら共振は 22MHz で、それより上では 0.5nH のインダクタです。100MHz でのインピーダンスは 2π × 100M × 0.5n = 0.31Ω。基板では、パッドから電源ピンまでの配線とビアがこれに加わります。

配線とビアが足すインダクタンス

ビアのインダクタンスは、長さ h、穴径 d で L ≒ 5.08·h·[ln(4h/d) + 1]（h, d はインチ、L は nH）と近似されます。1.6mm 厚を貫通する 0.3mm 径で約 1.2nH ですが、電流が流れるのはパッドからプレーンまでで、プレーンが第 2 層（表層から 0.2mm）なら 0.1〜0.2nH 程度で済みます。

問題は配線です。パッドからビアまでの短い引き出し線は、プレーン上の細い線で 0.5〜1nH/mm 程度。ビアを 2mm 離すと 1〜2nH で、ESL の 2〜4 倍です。普通に置いた 0.1µF 1608 の合計は 1.5〜3nH で、2nH なら共振は 11MHz、100MHz で 1.3Ω に上がります。

1nH を稼ぐ配置

改善は容量を増やすことではなくインダクタンスを減らすことで、効果の大きい順に並べます。

ビアをパッドに密着させる。パッドとビアの間の配線をゼロに近づけるのが最も効きます。ビア・イン・パッドは樹脂埋めか小径ビアが要ります。脇に密着させるだけでも、2mm 離した場合より 1nH 以上減ります。

電源側・GND 側の両方にビアを近づける。電流はループで流れます。

ビアを 2 本にする。並列でも相互インダクタンスで半分にはならず、6〜7 割です。表の例では 2.0nH が 1.3nH に下がります。

参照プレーンを表層に近い層に置く。4 層で第 2 層を GND にすると、ビア長は 0.2mm で済みます。

コンデンサを IC 直下の裏面に置く。経路は基板厚（1.6mm）ぶんのビアだけで、表層で 5mm 引き回すより短くなります。

「0.1µF と 0.01µF を並列に」という古い定石は、2 つの共振の間に反共振（山）を作ります。同じ容量・サイズなら山はできません。

プレーン間容量と、コンデンサが要らなくなる周波数

電源プレーンと GND プレーンを隣接させると、分布容量ができます。FR-4（εr ≒ 4.3）で間隔 0.1mm なら約 38pF/cm²、0.2mm で 19pF/cm²。10cm × 10cm で 0.1mm 間隔なら 3.8nF と小さいですが、ビアも配線もなく、インダクタンスがほぼゼロです。

数百 MHz 以上はプレーン間容量とパッケージ内・チップ内のコンデンサが担い、デカップリングコンデンサは、その下の数 MHz〜100MHz 台を埋めます。

だから「たくさんの 0.1µF を、それぞれ最短で」が基本形です。10 個並列なら各 2nH が 0.2nH 相当になり、100MHz で 0.13Ω まで下がります。1µF 1 個より 0.1µF 10 個のほうが高周波では効きます。

実機での確認

配置の善し悪しは、ネットワークアナライザで電源–GND 間のインピーダンスを測るのが確実です。2 ポートのシャント測定で 100kHz〜1GHz を掃引すれば、共振と反共振、どの周波数でどのコンデンサが効くかがわかります。

設備がなければ、オシロスコープで電源ピン直近のリップルを GND スプリング（プローブの短い GND ピン）で見ます。数 cm の GND リード線ではそのインダクタンスが乗り、配置のせいかプローブのせいか区別できません。